Fail:JFET Transistor.svg
Selle SVG-faili PNG-vormingus eelvaate suurus: 600 × 210 pikslit. Teised eraldusvõimed: 320 × 112 pikslit | 640 × 224 pikslit | 1024 × 358 pikslit | 1280 × 448 pikslit | 2560 × 896 pikslit.
Algfail (SVG-fail, algsuurus 600 × 210 pikslit, faili suurus: 9 KB)
Faili ajalugu
Klõpsa kuupäeva ja kellaaega, et näha sel ajahetkel kasutusel olnud failiversiooni.
Kuupäev/kellaaeg | Pisipilt | Mõõtmed | Kasutaja | Kommentaar | |
---|---|---|---|---|---|
viimane | 24. juuni 2007, kell 21:15 | 600 × 210 (9 KB) | Harkonnen2 | {{Information |Description=Uproszczona budowa tranzystora polowego złączowego (JFET); S- źródło, D - Dren, G - Bramka; 1. Ładunek przestrzenny, 2. Kanał |Source=Stacewicz T., Kotlicki a., "Elektronika w laboratorium naukowym", Wydawnictwo naukowe P |
Faili kasutus
Seda faili kasutab järgmine lehekülg:
Globaalne failikasutus
Järgmised muud vikid kasutavad seda faili:
- Faili kasutus vikis hi.wikipedia.org
- Faili kasutus vikis pl.wikipedia.org
- Faili kasutus vikis pt.wikipedia.org